2009年10月10日

3035智原(2009/10/10)

O. 價格
=====================



I.營運模式
=====================

  • 智原科技為國內主要的IC設計服務及矽智財研發銷售公司，主要業務包括接受客戶委託開發設計(NRE;Non-Recurring Engineering)，並量產ASIC(專用積體電路)產品，及提供智慧財產權元件(Intellectual Property:為可重複使用且具有特殊功能之電路設計圖)
  • 累計08年ASIC、IP與NRE佔營收比重分別為76.3%、15.3%與8.4%，毛利率以IP達100%最高，NRE、ASIC次之。
  • 就產品應用別，通訊佔了37.0%，電腦週邊與儲存設備佔22.8%，多媒體佔18.4%，消費性電子佔14.5%。
  • 智原透過與上下游廠商策略聯盟，整合自前段的設計概念至後段的生產封測業務，加上母公司聯電的大力支援，為其主要的競爭利基。

(1) ASIC(專用積體電路)

  • ASIC毛利率第三
  • 帶動近期智原營運的反彈仍是在ASIC的部份，預估今年的營收貢獻為41.92億元(YoY+11.7%)
  • 惟ASIC毛利率較低，整體毛利率恐將不如去年水準。
  • 在來自ASIC為主的急單挹注下，智原3月份營收明顯反彈至3.64億元(MoM+30.8%)，累計09Q1營收為9.28億元(QoQ-15.8%)，其中ASIC營收比重由08Q4的68.3%提升至74.9%
  • 智原在時脈控制器(T-con)並已切進國內三家主要面板廠商。

(2) IP(Intellectual Property, 智慧財產權元件:為可重複使用且具有特殊功能之電路設計圖)

  • IP毛利率達100%最高
  • 在毛利率100%的IP部份，主要來自母公司聯電，08年貢獻IP營收達60%~70%，由於今年景氣不佳，聯電資本支出亦將持續下降，預估整體IP營收仍將較08年下滑22.7%至5.82億元。

(3) NRE(客戶委託開發設計, NRE, Non-Recurring Engineering)

  • NRE毛利率第二
  • 在NRE部份，則是持續往先進的65nm、45nm去發展，未來高階製程比重可望持續增加。

(4) USB3.0為未來發展重點，預計第二季推出相關解決方案 ：

  • 在新產品的發展方面，智原09年主要發展的重點在於USB 3.0、SATA、PCIe等介面標準及處理器、系統晶片等產品，其中又以USB 3.0的發展最受矚目。
  • 過去 智原曾於USB 2.0扶持國內Flash IC大廠群聯一舉壯大業績，從USB 1.0轉換至USB 2.0亦是近年智原營運表現最佳的時期 ，智原在08年以來即花費很多心力於USB 3.0產品的開發，並與矽智財、IC系統及解決方案供應商Fresco Logic建立合作關係，未來將進行系統層面交互操作性測試，預計第二季將推出相關解決方案。
  • 雖然 預期Intel最快至2010年下半年才會將USB 3.0列為標準配備 ，目前USB 3.0的發展仍未成熟，今年USB 3.0對智原的營運貢獻仍有限，但待市場起飛，將是智原未來營運成長重要的動力。
  • 智原科技(Faraday Technology)推出適用於聯電0.13um高速(HS)製程的USB 3.0 實體層(PHY)， 此IP符合USB 3.0第1.0版的功能規格及電氣特性，最高速度可達5.0Gbps。
  • 智原科技策略長王國雍表示：「依照我們既定的發展藍圖，繼0.13um PHY之後，90nm PHY很快就會問世，同時55nm與40nm的方案也在研發中。」
  • 該公司是目前最早推出USB 3.0 PHY的廠商之一。目前已有數家客戶與智原接洽進行USB 3.0的ASIC產品開發，其中包括一家主控器供應商。智原科技預期這項應用將於2010年大幅擴展，並帶來龐大商機。
  • 為了在功率與晶圓尺寸間取得規格平衡，智原科技對PHY架構做了一些精密的改良，其中包括全新的接收等化器補償線路，以彌補纜線及線路板銅線造成的資料耗損。此外，其它新式的架構還包括時脈資料還原和發射器等，使眼圖(eye diagram)在各種狀況下均能符合規格。
  • 智原科技(Faraday Technology)以及 Fresco Logic(矽IP、IC系統及解決方案供應商)， 共同宣佈一項針對USB3.0的合作計畫。此計畫主要用來協助驗證智原的USB 3.0 (SuperSpeed USB) PHY IP (Physical Layer IP)和Fresco Logic的USB 3.0 xHCI主端與元件控制器IP之間的 整合相容性 。
    • Fresco Logic的夥伴計畫 讓智原科技能夠獲得SuperSpeed xHCI主端與元件的FPGA硬體研發平台 ，以及 讓智原PHY IP能夠在USB 3.0 xHCI 控制器上進行測試PHY子卡(daughter board)的介面規格 。透過這樣的合作關係，未來客戶，尤其是系統或是系統代工廠商就能以一個強大而開放的平台作為產品研發的基礎，並搶先市場一步，以積極進行USB3.0的佈局。
    • 在進行USB3.0的研發同時，智原科技為了確保客戶能取得強大而可靠的SuperSpeed USB解決方案，希望透過此合作關係，得以進行系統層面的交互操作性測試。而這個合作關係涵蓋投產製造前後的確認。
    • 首先，在製造前期階段，智原的PHY會透過Fresco Logic的測試環境，進行部份的PHY測試，以便確保協定IP與PHY IP之間的交互操作性。
    • 接著，在製造後期階段，智原則會運用Fresco Logic的xHCI主端與元件研發平台及智原的PHY子卡來完成實際硬體的互通性測試。
    • 經由這兩階段的確認之後，將能大幅降低客戶在運用SuperSpeed USB進行設計時的風險，進而加快產品上市的速度。

II. 財報
=====================


Reference
=====================

  • 在智原新產品的發展以USB 3.0的發展最受矚目 (玉山證券許義忠, 2009/04/28)
  • 智原搶先推出USB 3.0實體層IP (電子工程專輯, 2009/05/21)
  • 智原與Fresco Logic宣佈USB 3.0合作計畫 (電子工程專輯, 2008/11/27)



沒有留言:

張貼留言

訂閱： 張貼留言 (Atom)